TSMC teatas hiljuti Põhja -Ameerika tehnoloogiaseminaril oma N2 (2NM) protsessitehnoloogia defekti tihedus (D0) võrreldes selle eelkäija protsessidega samas etapis.Ettevõtte sõnul on N2 protsessi defekti tihedus madalam kui N3 (3NM), N5 (5NM) ja N7 (7NM) tootmissõlmede oma.Lisaks on slaidist, et TSMC N2 protsess on veel kahe kvartali kaugusel masstootmisest, mis tähendab, et TSMC peaks eeldatavasti tootma 2NM -i kiipe 2025. aasta neljanda kvartali lõpuks ootuspäraselt.
Kuigi TSMC N2 protsess on ettevõtte esimene protsessitehnoloogia Full Gate Ring (GAA) nanoshtede transistoride vastuvõtmiseks, on selle sõlme defekti tihedus madalam kui eelmise põlvkonna protsessis samas etapis, kaks veerandit enne massitootmist (MP).Eelmise põlvkonna protsessid- N3/N3P, N5/N4 ja N7/N6- kõik kasutatud küpsed FIN-efektide transistorid (FINFETS).Seetõttu, kuigi N2 on TSMC esimene sõlm GAA nanoshtede transistoride vastuvõtmiseks, on selle defekti tiheduse vähenemine suurem kui eelmise põlvkonna protsess enne masstootmise (HVM) verstaposti sisenemist.
See diagramm kujutab defektitiheduse varieerumist aja jooksul, ulatudes kolmest kvartalist enne masstootmist kuue kvartalisse pärast masstootmist.Kõigi kuvatud sõlmede hulgas - n7/n6 (roheline), n5/n4 (lilla), n3/n3p (punane) ja n2 (sinine) - defekti tihedus väheneb märkimisväärselt saagikuse suurenemisega, kuid languse kiirus varieerub sõltuvalt sõlmede keerukusest.Väärib märkimist, et N5/N4 on varajaste defektide vähendamisel kõige aktiivsem, samas kui N7/N6 saagikuse paranemine on suhteliselt õrn.N2 kõvera esialgne defekti tase on suurem kui N5/N4, kuid seejärel väheneb järsult, mis on väga lähedal N3/N3P defektide vähendamise trajektoorile.
Slaid rõhutab, et saagikus ja toodete mitmekesisus on endiselt peamised liikumisfaktorid defekti tiheduse parandamiseks.Suurem tootmine ja mitmekesised tooted, mis kasutavad sama protsessi, saavad tuvastada ja korrigeerida defektide tihedust ja saagiprobleeme kiiremini, võimaldades TSMC -d optimeerida defekti õppimistsüklit.TSMC väitis, et tema N2 tootmistehnoloogia on saanud rohkem uusi kiibid kui eelkäija tehnoloogia (kuna TSMC toodab nüüd nutitelefoni ja suure jõudlusega andmetöötluse (HPC) kliente N2 kiibid) ning defektide tiheduse languse kõver kinnitab seda põhimõtteliselt.
Arvestades uue transistori arhitektuuri kasutuselevõtu põhjustatud riskifaktoreid, on eriti oluline, et N2 defektide vähendamise kiirus püsiks kooskõlas varasemate FinFET -põhiste sõlmedega.See näitab, et TSMC on edukalt üle andnud oma protsessiõppe ja defektide juhtimise teadmised uude Gaafet -ajastusse, ilma et peaksite olulisi tagasilööke kokku puutuma.
